Los flujos certificados de EDA en TSMC A14 aceleran la preparación del diseño para aplicaciones de IA y HPC de próxima generación
Synopsys e TSMC ofrecen innovaciones que aceleran el desarrollo EDA de sistemas de IA, computación de alto rendimiento (HPC) y semiconductores. A través de flujos EDA impulsados por IA, metodologías de aprobación multifísica, flujos de diseño multi-chip y pruebas de silicio, ambas empresas ayudan a los clientes a enfrentar la creciente complejidad del diseño y aceleran la adopción de las últimas tecnologías de empaquetado de TSMC.
Puesta en marcha rápida de chips y convergencia de diseño
Synopsys y TSMC permiten a los clientes hacer la transición a las últimas tecnologías de silicio. Entre otros logros se encuentran la certificación A14 (La tecnología A14 es el un proceso lógico de vanguardia propietario que logra potencia a pleno nodo mediante escalado dimensional.) en flujos digitales y analógicos y la habilitación de IA agéntica. Estos flujos certificados dan a los clientes una metodología integral que abarca desde la implementación hasta la aprobación para acelerar la convergencia del diseño en la tecnología TSMC A14.
En diseño analógico, Synopsys colabora con TSMC para lograr la habilitación del enrutamiento de dispositivos en A14, un paso clave para la automatización avanzada de posicionamiento y ruta analógica que aumenta la productividad del diseño y acelera la adopción de tecnologías avanzadas de procesos.
Optimización de la productividad de ingeniería por IA agéntica
La alianza toma ventaja de las capacidades de IA agéntica para automatizar el trabajo de diseño analógico de chips, digital y multi-die, para lograr una mayor productividad y autonomía. Synopsys Custom Compiler acelera la migración analógica, mientras que Fusion Compiler utiliza análisis asistido por LLM para aumentar la productividad.
Además, para una integración heterogénea más rápida en diseños multi-chiplet, un nuevo flujo de co-optimización de planos de chiplet de IA agéntica, utilizando la plataforma Synopsys 3DIC Compiler, automatiza tareas de planeación de layout y acelera la convergencia de diseño, soportando tecnologías TSMC 3DFabric.
Diseño multi-chip y potencia con TSMC
A medida que los nuevos sistemas de IA imponen requisitos de demanda de potencia sin precedentes, los reguladores de voltaje integrados (IVR) emergen como una tecnología clave para mejorar la eficiencia e integridad energética en diseños multi-chip. La plataforma Synopsys 3DIC Compiler permite a los diseñadores co-diseñar y simular eficientemente IVR en la tecnología TSMC CoWoS en un entorno unificado para empaques avanzados.
El futuro de la óptica co empaquetada (Co-Packaged Optics)
Las tecnologías de interconexión óptica adquieren cada vez más importancia para una conectividad eficiente y de alta velocidad del sistema. Synopsys y TSMC permiten el diseño de óptica coempaquetada (CPO) en la tecnología TSMC COUPE mediante un flujo integrado de co-diseño fotónico y electrónico que abarca la implementación de 3DIC, análisis multifísico y optimización. Ambas empresas ayudan a clientes mutuos a desarrollar y verificar arquitecturas avanzadas de interconexión óptica para sistemas que utilizan diseños multi-die.
Una base probada en silicio IP para sistemas de IA de próxima generación
Synopsys, en colaboración con TSMC, aceleran los sistemas de IA, HPC, centros de datos, edge y IA física con el portafolio de interfaces de silicio, Bases y Ciclo de Vida del Silicio (Silicon Lifecycle Management SLM) con funciones IP optimizadas para las tecnologías avanzadas de procesos de TSMC. Basándose en el éxito del primer silicio de las tecnologías N5, N3P y N2P de TSMC, Synopsys continúa ampliando su cartera de aplicaciones con IP para ayudar a los clientes a reducir riesgos, acelerar el tiempo de lanzamiento y alcanzar objetivos agresivos de potencia y escalabilidad.
En el proceso N2P de TSMC, Synopsys logró avances clave de habilitación y tape-out de IP para diseños por IA y HPC, incluyendo PCIe 7.0, HBM4, LPDDR6/5X/5, 224G Ethernet PHY, UCIe, OTP e IP avanzado de monitoreo de procesos, voltaje y temperatura (PVT) de SLM. En conjunto, estas soluciones ofrecen la conectividad de alto ancho de banda, rendimiento de memoria e inteligencia del sistema en tiempo real necesarias para cargas de trabajo de IA.
Avanzando en la innovación multi-die, Synopsys demostró UCIe-A 32G/40G silicon en un chip de prueba TSMC N3P integrado con un interponer CoWoS-S, validando conectividad de alta velocidad entre dados para sistemas de IA. Synopsys completó recientemente cintas IP 64G UCIe en nodos de proceso de 2nm y 3nm. El IP proporciona visibilidad dentro del sistema con capacidades de DFT integradas.
Synopsys también amplió su cartera de silicon-proven Foundation, MIPI y memorias IP para el N3P, N2P de TSMC, y está desarrollando IP en tecnologías compactas de procesos "C" desde 6nm hasta 3nm. Estas soluciones permiten una mayor integración, menor consumo energético y un despliegue más rápido de sistemas inteligentes y ricos en funciones en aplicaciones de IA, centros de datos, redes, móviles, automotriz e IA en el edge.
Fuente: Synopsys
