Las colaboraciones con Samsung Foundry, Arm y otros permiten a Cadence ofrecer soluciones de chiplets prevalidadas
Cadence informa de un ecosistema Chiplet-Spec-to-Packaged Parts para reducir la complejidad de la ingeniería y acelerar el tiempo de lanzamiento al mercado de clientes que desarrollan chiplets (mini circuitos integrados) dirigidos a aplicaciones físicas de IA, centros de datos y computación de alto rendimiento (HPC). Los socios iniciales de propiedad intelectual que se unen a Cadence incluyen Arm, Arteris, eMemory, M31 Technology, Silicon Creations y Trilinear Technologies, así como el socio de analítica de silicio proteanTecs. Para ayudar a reducir riesgos y agilizar la adopción por parte de los clientes, Cadence colabora con Samsung Foundry para desarrollar un prototipo de demostración de silicio de la plataforma de chiplets de IA física Cadence, incluyendo IP de socios preintegrados en el proceso Samsung Foundry SF5A.
Con una larga trayectoria de estrecha colaboración, Cadence y Arm trabajan para acelerar la innovación en aplicaciones de IA física e infraestructural. Cadence aprovechará el avanzado Subsistema de Cómputo Zena (CSS) de Arm y otras IP esenciales para mejorar la plataforma de chiplets de IA física de Cadence y el Framework de chiplets. Las nuevas soluciones Cadence se adaptan a los requisitos de procesamiento de IA de próxima generación en el borde para automóviles, robótica y drones, así como a las necesidades de chiplets de E/S y memoria basados en estándares para centros de datos, nube y aplicaciones HPC. Estas alianzas reducen la complejidad de la ingeniería, ofrecen a los clientes una vía de bajo riesgo hacia la adopción avanzada de chiplets y preparan el camino hacia sistemas más inteligentes, seguros y eficientes.
"Las arquitecturas basadas en múltiples chiplets son cada vez más críticas para lograr un mayor rendimiento en costos en medio de una creciente complejidad de diseño. Las soluciones chiplet de Cadence optimizan los costos, ofrecen flexibilidad de personalización y permiten la configurabilidad. Al combinar nuestra amplia experiencia en diseño de PI y SoC con IP preintegradas y prevalidadas de nuestro robusto ecosistema de socios, Cadence acelera el desarrollo de soluciones basadas en chiplets y ayuda a los clientes a mitigar riesgos para que puedan realizar rápidamente sus ambiciones en chiplets con mayor confianza." Comenta David Glasco, VP Soluciones Computacionales de Cadence
Cadence ha desarrollado automatización basada en especificaciones para generar arquitecturas de frameworks de chiplets que combinan Cadence IP y IP de socios terceros con funciones de gestión, seguridad y protección de chiplets, todo ello soportado por software avanzado.
El flujo de herramientas EDA generado permite una simulación fluida con el Cadence Xcelium Logic Simulator y emulación con la Cadence Palladium Z3 Enterprise Emulation Platform, mientras que el flujo de diseño físico emplea retroalimentación en tiempo real para ciclos eficientes de colocación y enrutamiento. Las arquitecturas de chiplets resultantes cumplen con los estándares para garantizar una amplia interoperabilidad en todo el ecosistema de chiplets, incluyendo la adhesión a la Arquitectura del Sistema de Chiplets Arm y a la futura Arquitectura del Sistema Chiplet Fundamental de OCP.
El Universal Chiplet Interconnect Express (UCIe) IP de Cadence proporciona conectividad estándar de la industria de matriz a matriz (die-to-die), mientras que una amplia cartera IP de protocolo permite la integración rápida de interfaces de vanguardia como LPDDR6/5X, DDR5-MRDIMM, PCI Express (PCIe) 7.0 y HBM4.
Fuente: Cadence
